# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):


- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

図、第4図は第1図の共通走査線裏動回路における各裏動信号の被形図である。1:表示部、2;信号線裏動回路、3:走査線裏動回路4、6;接線部、5;共通走査線裏動回路、S(I) ~S(A); 含号線、G(I) ~G(A); 走査線、A、B、C、D:共通線、E(I) ~B(a);分割プロック選択線、SWa~SWa。;分割化スイッチング素子、Pi~Pa;放電用スイッチング素子、I;放電網線、J;放電電位線。


出願人 キャノン株式会社 代理人 豊 田 善 雄



第2図

第3図

第4図



DIALOG(R)File 347:JAPIO

(c) 1998 JPO & JAPIO. All rts. reserv.

01245416

RECRYSTALLIZING METHOD OF SILICON FAMILY SEMICONDUCTOR MATERIAL

PUB. NO.: **58-182816** [JP 58182816 A] PUBLISHED: October 25, 1983 (19831025)

INVENTOR(s): KOBAYASHI KEIJI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 57-065827 [JP 8265827] FILED: April 20, 1982 (19820420)

INTL CLASS: [3] H01L-021/20; H01L-021/265; H01L-021/324; H01L-

021/84; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R003 (ELECTRON BEAM); R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL: Section: E, Section No. 224, Vol. 08, No. 21, Pg. 46, January 28, 1984 (19840128)

#### **ABSTRACT**

PURPOSE: To synthesize polycrystalline silicon which is proximate to single crystal by such an arrangement wherein polycrystalline silicon is melted by heating, and molten silicon is caused to single-crystallize or microcrystalline by zone melt method.

CONSTITUTION: On a substrate 1 made of sapphire or quartz glass, a film 2 of SiO(sub 2) of 0.3.mu.m is provided by oxidization at a high temperature. On the film 2 of SiO(sub 2), a film of about 0.5.mu.m in thickness of silicon family semiconductor consists of noncrystalline silicon or polycrystalline silicon is formed by spatter method, etc. After that, this specimen is heated and processed at such temperatures lower than the softening temperature of the substrate 1 and higher than the melting point of the film 3 of silicon family semiconductor, and the silicon family semiconductor film 3 is caused to single-crystallize or microcrystallize. As said heat processing, for example, high frequency melting may be made at 1,250c by using carbon as a heat generating substance and further annealing is made and then B or P may be introduced by ion injecting method, or annealing may be made in the atmosphere of gases such as Ar, N(sub 2), etc.

①特許出願公開

### ⑩公開特許公報(A)

昭58-182816

€)Int.	. CI	.3
H 01	L	21

1/20 21/265 21/324

21/84

29/78

識別記号

庁内整理番号 7739-5F 6851-5F

6851-5F 7739-5F 7377-5 F 砂公開 昭和58年(1983)10月25日

発明の数 1 審査請求 未請求

(全 4 頁)

#### 図シリコン系半導体材料の再結晶方法

20特

22出

類 昭57-65827

頭 昭57(1982)4月20日

個発 小林啓二

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所

⑪出 願 人 東京芝浦電気株式会社 川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦

外2名

1. 発明の名称

ジョコン系半導体材料の再結晶方法 2. 特許請求の範囲

- (1) 「基板上に非晶質シリコン或いは多結晶シリ コンからなるシリコン系半導体を被着したの ち、上記基板の軟化温度以下でかつ上記半導 体の融点以上の昼度で加熱処理し、抜半導体 を単結晶化若しくは 微結晶化させることを特 徴とするシリコン系半導体材料の再結晶方法。
- (2) 前紀加熱処理におけるエネルギー顔として、 熱線紫外線、放射線、レーザー光或いは電子 ピームを使用したことを特徴とする前記特許 請求の範囲第1項記載のシリコン系半導体材 料の再結晶方法。
- (3) 前記シリコン系半導体を単結晶化若しくは 散結晶化させる過程に於て、 シリコン系半導 体中に水梁、弗索を含有させることを特徴と する前記特許請求の範囲第1項記載の多籍品 シリコンの製造方法。

1

- (4) 前記シリコン系半導体を単結晶化若しくは 微結晶化させる過程に於て、 Ar, H, C, N. ガス雰囲気中で処理することを特徴とす る前記特許請求の範囲第1項記載のシリコン 系半導体材料の再結晶方法。
- 前記単結晶化若しくは散結晶化させる過程 に於て、a形あるいはp形導電形を付与する ドープ物質を加えることを特徴とする前紀特 許請求の範囲第1項記載のシリコン系半導体 材料の再結晶方法。
- 3. 発明の詳細な説明

(発明の技術分野)

本発明は、非晶質シリコンや多結晶シリコン 等のシリコン系半導体を単結晶化若しくは 散結 晶化せしめるシリコン系半導体材料の再結晶方 法に関する。

〔発明の技術的背景とその問題点〕

従来の技術としては、非晶質ジリコンヤ多糖 **品レリコン等に直接レーザーアニールを行つて** 結晶化したり、p杉、u形をつくるために、シ ラン(S&H えることによって所望の準電形を得ていた。。 し かし、この方法では得られた結晶などが 1 ~ 2 (μ=) 程度であり、充分高いに再れ的地位、 の再現性も元から、半導体の特性のではないが、 がの再現性も元からにはは困がである。 がのによって使用するにはは困がである。 に比べて膜壁を厚くすることが困難であり、 長いになる。 に比べて膜壁を厚くないのある。

#### (発明の目的)

本発明の目的は、グロー放電法やスペッター法によって作製された変された多結はシリコンを加熱容融、ゾーンメルト法によって単結晶シリコンを治しくは数結晶化シリコン系半導体が引いることにある。なお、ここでいうな結晶化とは必ずしも系全体に結晶が分散して

3

#### 〔発明の効果〕

本発明によれば、上記の過程を経た多結晶シリコンを基板として用い、例えば電界効果を動して見ると、FETの正孔移動とが90~250(cm²/sec)程度であり、したが90~250(cm²/sec)程度であり、したが少く、リーク電流も10 "1(A)程度のものが得られた。また、あり、は最越後も3~15(A=)程度のもなであり、いたオデイスク基板としても工業的に有用性は極である。したがつて、本発明方法の有用性は極めて大きい。

#### 〔発明の実施例〕

図は本発明の実施例を説明するための断面図である。まず、サファイアや石英ガラス等からなる基板 1 を用いて、この基板 1 上に 0.3 [A=] の厚さの SiO1 膜 2 を 高温暖化でつける。この SiO1 膜 2 上に約 0.5 [A=] の厚さの非品質 シ

いる はなく、部分的数結晶或いは結晶と 非晶質との共存による不均質解造をも含む。 〔発明の概要〕

本発明は、基故の上にグロー放電による非晶 質シリコン或いはCVD法による多結晶シリコ ンからなるシリコン系半導体を形成したのち、 紙、レーザ光、放射殿等をエネルギ源とし、上 記シリコン系半導体を基板の軟化過度以下で、 かつシリコン系半導体の触点より高い温度で加 熱処埋し、シリコン系半導体を単結晶化若しく は敵結晶化するようにした方法である。なお、 グロー放電によつて水紫や弗紫等を導入して作 成した非晶質シリコンを上記エネルギー旗を使 用して政結晶化させてもよい。さらに、敵結晶 化させる過程に於て、Ar,C,N,,H,ガス 券出 気中で行つてもよく、非晶質シリコンを激 結晶化させて『形、『形導電形を形成させた多 結晶シリコンを得ることも可能である。また、 加熱処理の温度を基板の軟化点以下にしている 埋由は、これ以上の温度で処理すると基板がた

4

リコン或いは多結晶シリコンからなるシリコン 系半導体 膜 3 をスパッター法又はグロー放電法 で膜付けする。しかるのち、この試料を蓋板! の軟化温度以下でシリコン系半導体膜3の触点 以上の温度で加熱処理して、シリコン系半導体 膜3を単結晶化若しくは微結晶化せしめる。こ こで上記加熱処理としては、例えば1250〔℃〕 で炭素を発熱体として高周皮容融を行い。さら にアニールを行つたのち、イオン注入法でB或 いはPを導入してもよく。またAr,N.等の ガス雰囲気中でアニールを行つてもよい。さら にこれらのシリコン系半導体膜3中に水楽或い は弗素を導入して糸を安定化し、微結晶化させ てもよい。基板のアニールはレーザーアニール、 熱アニール、鬼子ヒームアニール等いずれかー 回以上行つてもよい。

#### く実施例 1. >

町記した酸化級とCVD法で多糖品レリコン をサフアイア基板上につける。次いで、1400 (で)の温度で一坦容融を行つたのち、CW-Ar

6

--80-

レーザー 12W、スキャン速度 25cm/8、 基板温度 150℃) アニール後、Pのイオン庄 入をドーズ量 1×10<sup>11</sup> (cm<sup>-1</sup>)、加速電圧 130 (KeV)で行った。これを用いて Pーチャンネル A&ゲート F E T を作製し、正孔移動度を測定 したととるμe = 170 (cm<sup>1</sup>/V·eec) リーク電 低10<sup>-11 (A)</sup> であった。結晶 収 径は 約 12 (μa) であった。作製した幾を X 線回折で調べたとこ ろ結晶方位 (111)、(110)、(100)の回折 パターンが 認められた。

#### <実施例2.>

酸化膜、水素含有多粘晶質シリコンを石英基板上につけ、1200(で)でゾーンメルトを行た。次いで、アニール後Pのイオン注入をドーズは1×10<sup>11</sup> (см<sup>-1</sup>)、加速延圧130(KeV)で行つた。これを用いてPーチャネルFETを作製し、正孔移動度を測定したところ、μ・・150(см<sup>2</sup>/V、м·с)、リーク運低5×10<sup>-10</sup> (A)であつた。 程径は15(μm)であつた。作製したポリシリコンの結晶方位は(111)、

7

вес ) であつた。 粒径は約10( д = ) であり、 結晶方位は ( 100 ) ( 110 ) 等が析出していた。 <実施例 5. >

射記サファイア基板、酸化膜、グロー放電による水業含有アモルファス S I をつけた基板を1000(C) の温度で 10 分間 無処理したのち N 2 穿出気中で 150 C 無線アニールした。 この非晶質  $\nu$  リコン中に P をドーズ量  $1 \times 10^{11}$   $\{cm^{-2}\}$ 、加速電圧  $120(K \bullet V)$  の条件で注入をし、 F E T を作製し、正孔移動度を測定したところ  $\mu$  e  $= 0.5(cm^2/V \cdot a \cdot c)$ 、 粒径は 500(A)、 y  $= 0.5(cm^2/V \cdot a \cdot c)$  な であった。 結晶方位は (100)(111)(110) が 折出していた。

以上説明した実施例から判るように、本発明は非晶質シリコン或いは多結晶シリコンから単結晶若しくは微結晶を有するすぐれた半導体材料を合成する方法であり、工業的にすぐれた合成方法であるということができる。

#### 4. 図面の簡単な説明

図は本発明の実施例を説明する断面図である。

( )等であつた。

#### < 実施例 3. >

前記サファイア基及。酸化溴、多結品シリコンを用い、3 海構造にしたものを 1 2 5 0 (で)の は度で 1 0 分間熱処理したのち、200(で)で電子ビームアニールを行い単結晶化させた。 ドーズ量 2 × 10<sup>11</sup> (cm<sup>-1</sup>)、加速電圧 1 0 0 (Ke V)でPのイオン庄入を行い、P チャネルF E Tを作製し、正孔移動度を測定したところ μ e − 2 5 0 (cm<sup>2</sup>/V、sec)であつた。 数径は 1 0 (μ m)であり、多結晶の方位は (100)のものが所出していることを X 線回析で確認した。

#### <実施例 4.>

前記石英盖板、酸化膜、 $L_P-CVD$ 法による多結晶シリコンを用い、3 簡潔道にしたものを1300(C)の温度で10 分間熱処理した。その後、Ar ガス中でレーザアニールしドーズ量 $1 \times 10^{11}$  ( $cm^{-2}$ )、加速電圧 $130(K \circ V)$  で P のイオン注入を行い、P チャンオル P E T を作製し、E T を物度を測定したところ  $P \circ -170$   $Cm^2/V$ 

8

図において、1 …ウエハー、2 …酸化膜、3 … アモルフアスシリコン、4 …イオン注入、5 … レーザアニール。

出額人代理人 并埋士 鈴 江 武 彦



.

.

<del>--82--</del>